This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	Additional foreign applications:				
Prior Foreign Application Number(s)		Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO	
092124738	Taiwan R.O.C	09/08/2003			

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



ये विष्ठ विष्ठ विष्ठ

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 09 月 08 日

Application Date

申 請 案 號: 092124738

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

局 Director General







發文日期: 西元 2003 年 10 月 21 日

Issue Date

發文字號: 09221064830

Serial No.



申請日期:	IPC分類		. —
申請案號:			

(以上各欄		發明專利說明書
_	中文	記憶體之資料清除方法及其相關裝置
發明名稱	英文	METHOD AND RELATED APPARATUS FOR CLEARING DATA IN A MEMORY DEVICE
	姓 名 (中文)	1. 莊榮城
=	姓 名 (英文)	1. Chuang, Eric
發明人 (共2人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
三	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiw R.O.C.
	代表人 (中文)	1. 王雪红
	代表人 (英文)	1. Wang, Hsueh-Hung

申請日期:	IPC分類	}
申請案號:		

(以上各欄	由本局填	發明專利說明書
_	中文	
發明名稱	英文	
=	姓 名 (中文)	2. 顏清書
	姓 名 (英文)	2. Yen, Macalas
發明人 (共2人)	國 籍 (中英文)	2. 中華民國 TW
(共2人)	住居所(中文)	2. 台北縣新店市中正路五三三號八樓
	住居所(英文)	2.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人 (英文)	



では、 100mmのでは、 100mmのでは、100mmのでは、100mmのでは、 100mmのでは、 100mmのでは、 100mmのでは、 100mmのでは、 100mmのでは、 100mmのでは、 100mmのでは、 1

四、中文發明摘要 (發明名稱:記憶體之資料清除方法及其相關裝置)

本發明係提供一種記憶體之資料清除方法,使用於一電腦系統。電腦系統包含有一處理器,以及一記憶體控制電路,電連接於該處理器與該記憶體之間,用來控制該記憶體之資料存取。該資料清除方法包含將處理器產生一預定邏輯值,傳送到該記憶體控制電路;以及由該記憶體控制電路將該預定邏輯值,反覆寫入該記憶體之複數個記憶單元所記錄資料。

五、(一)、本案代表圖為:第二圖(二)、本案代表圖之元件代表符號簡單說明

80 電腦系統

84 北橋電路

88 顯示控制電路

92 輸入裝置

82 中央處理器

86 南橋電路

90 記憶體

94 硬碟

六、英文發明摘要 (發明名稱:METHOD AND RELATED APPARATUS FOR CLEARING DATA IN A MEMORY DEVICE)

A method for clearing data in a memory device of a computer system. The computer system has a processor and a memory controller electrically connected between the processor and the memory device for controlling data access of the memory device. The method includes utilizing the processor for generating a predetermined logic value to the memory controller, and utilizing the





四、中文發明摘要 (發明名稱:記憶體之資料清除方法及其相關裝置)

96 螢幕

100 資料清除模組

104 資料暫存器

98 記憶體控制電路

102 位址暫存器

106 記憶單元

代表化學式

一年 5 年代 安全 化多量 化多量 化多量 化二苯基

六、英文發明摘要 (發明名稱:METHOD AND RELATED APPARATUS FOR CLEARING DATA IN A MEMORY DEVICE)

memory controller for repeatedly overwriting data stored in memory cells of the memory device by the predetermined logic value.



一、本案已向				
國家(地區)申請專利	申請日期	案號	主張專利法第二	-十四條第一項優先權
		無		
二、□主張專利法第二十	- 五條之一第一項1	優先權:		
申請案號:				
日期:		無		
三、主張本案係符合專利]法第二十條第一]	項[_]第一款但書或	[] 第二款但書規定	之期間
日期:				
四、□有關微生物已寄存	於國外:			
寄存國家:		L		
寄存機構:		無		
寄存日期: 寄存號碼:				
□有關微生物已寄存 □	於國內(本局所指	;定之寄存機構):		
寄存機構:				
寄存日期:		無		
寄存號碼:	从城阳 丁石中 去			
□熟習該項技術者易	於獲付, 个須 奇仔			

五、發明說明 (1)

發明所屬之技術領域


本發明提供一種清除記憶體之儲存資料的方法及其相關裝置,尤指一種不需中央處理器干預而可清除記憶體之儲存資料的方法及其相關裝置。

先前技術

請參閱圖一為習知電腦系統的示意圖。電腦系統10包含有一中央處理器12,一北橋電路14,一南橋電路16,一顯不控制電路18,一螢幕19,一記憶體20,一硬碟22,以及一輸入裝置24。其中,記憶體20包含以矩陣方式排列之複數個記憶單元26,,亦即各記憶單元26分別對應一行位址與一列位址。記憶體20的資料存取操作主要係透出橋電路14中的記憶體控制電路30。記憶體控制電路30包含有一位址暫存器32以及一資料暫存器34,其中位址暫存器32係用來儲存記憶體位址,而資料暫存器34係用來儲存欲寫入記憶體20的資料以及由自記憶體20所讀取的資料。

對於電腦系統 10中所執行的程式而言,不論是驅動程式 (driver) 或應用程式 (application) ,均需使用記憶體 20來儲存資料。當一第一應用程式執行時,其於記憶體 20中配置一記憶區塊來儲存運算資料,第一應用程式





五、發明說明 (2)

結 束 時 會 釋 放 該 記 憶 區 塊 的 資 源 , 且 第 一 應 用 程 式 於 釋 放記憶區塊會進行清除(clear)記憶區塊,例如將記憶 區塊中每一記憶單元 26所記錄之資料均以邏輯值 "1"或邏 輯值"0"覆寫,當一第二應用程式執行時,該第二應用程 式便可讀取該記憶區塊之資料,反之若第二應用程式配 置該記憶區塊時未即時清除記憶區塊,則可能會影響該 第二應用程式的執行,並產生誤判而造成錯誤的運算結 果,甚至可能造成電腦系統10當機。所以,當一程式需 使用記憶體20中一預定容量的複數個記憶單元26來紀錄 運算資料時,會先清除該複數個記憶單元26以使紀錄邏 輯值"1"或邏輯值"0"。因此當中央處理器12執行上述資 料清除的程式碼時,中央處理器 12會輸出對應該預定容 量之每一記憶單元 26的記憶體位址至位址暫存器 32, 時中央處理器 12會反覆地輸出邏輯值 "1"或邏輯 "0"至資 料暫存器 34中,換句話說,若該預定容量係為 3MB,則中 央處理器 12會輸出 2400萬次的邏輯值 "1"至資料暫存器 以清除記憶體 20中 2400萬個記憶單元 26(對應 3MB的容 量)。,對於清除記憶體20中的資料而言,中央處理器 12需耗費許多時間來重複地輸出邏輯值"1"或"0"寫入記 憶體20,將造成中央處理器12的效能受影響, 中央處理器 12與北橋電路 14之間匯流排的有限頻寬,也 會降低電腦系統10的整體效能。

發明內容





五、發明說明 (3)

因此本發明之主要目的在於提供一種記憶體之資料清除方法及其相關裝置,以解決上述問題。

本發明提供一種記憶體之資料清除方法,使用於一電腦系統,該電腦系統更包含有一處理器;以及一記憶體控制電路,電連接於該處理器與該記憶體之間,用來控制該記憶體之資料存取,該記憶體資料清除方法包含有完整理值,傳送到該記憶體控制電路,以及由該記憶體控制電路將該預定邏輯值,反覆寫入該記憶體之複數個記憶單元所記錄資料。

本發明另提供一種電腦系統,包含:一處理器,用來控制該電腦系統之運作;一記憶體,具有複數個記憶 連接,分別儲存一資料;以及一記憶體控制電路,電連接於該處理器與該記憶體之間,該記憶體控制電路,的設定理器,用來儲存對應該複數個記憶單合之 有:一位址暫存器,用來儲存對應該複數個記憶單合元之模 有:一位址暫存器,用來儲存器,以及一資料清除 複數個記憶體位址;一資料暫存器,以及一資料暫存 額,將處理器所傳送之一預定邏輯值送至該資料暫存 器,使該預定邏輯值逐一覆寫該些記憶單元所記錄資料。

實施方式



五、發明說明 (4)

請參閱圖三為本發明第一種電腦系統的示意圖。電腦系 統80包含有一中央處理器82,一北橋電路84,一南橋電 路 86, 一 顯 示 控 制 電 路 88, 一 記 憶 體 90, 一 輸 入 裝 置 92,一硬碟94,以及一螢幕96。北橋電路84中設置有一 記憶體控制電路98,且記憶體控制電路98包含有一資料 清除模組 100,一位址暫存器 102,以及一資料暫存器 104。記憶體 90設置有矩陣的方式排列之複數個記憶單元 106,即每一記憶單元106對應一行位址與一列位址。記 憶體控制電路 98係用來控制記憶體 90的資料存取,其中 位址暫存器 102係用來儲存記憶體位址,而資料暫存器 104條用來儲存欲寫入記憶體90之資料或自記憶體90讀取 的資料。本實施例中,記憶體控制電路98中增加的資料 清除模組 100可輸出一預定邏輯值(例如"1"或"0")來覆 寫記憶體 90中的記憶單元 106,以清除記憶單元 106所紀 錄 的任何資料,即記憶體控制電路98因為設置有資料清 除模組 100而使記憶體控制電路 98本身即具有獨立清除記 憶體90之儲存資料的功能。

資料清除模組 100的運作敘述如下,當電腦系統 80啟動而完成一開機程序後會載入一作業系統 (operating system, OS),使用者經由輸入裝置 92輸入一控制指令以觸發該作業系統執行一應用程式,該應用程式會透過該作業系統於記憶體 90中配置一記憶容量,用以儲存運算資料。當記憶單元 106用來儲存運算資料時,應用程式





五、發明說明 (5)

會先清除記憶單元 106中的儲存資料以避免該應用程式運作時可能產生錯誤的運算結果。因此中央處理器 82依據應用程式之程式碼輸出一控制指令至記憶體控制電路 98以啟動資料清除模組 100,此外,中央處理器 82將欲清除資料之記憶單元 106的記憶體位址傳輸至位址暫存器 102。然後,資料清除模組 100便依據中央處理器 82決定使用邏輯值 "1"或邏輯值 "0"覆寫對應該記憶容量的記憶單元 106的儲存資料。

如上所述,當進行資料清除的運作時,覆寫記憶單元 106 所需的邏輯值由中央處理器 82資產生且只需要一次輸出 到資料清除模組 100,以啟動資料清除的操作時,中央處 理器 82不需耗費時間來反覆產生該邏輯值至資料暫存器 104,因此可更有效率地處理其他程式而產生較佳的效 能。此外,中央處理器 82不需傳輸資料至資料暫存器 104,而是直接一次輸出邏輯值到資料清除模組 100,因 此不會在傳輸該邏輯值時佔用中央處理器 82與北橋電路 84之間匯流排的有限頻寬。

此外,記憶體 90中移動的資料會包含有複數個資料位元,一般記憶體控制電路 98係以實體記憶體位址 (例如利用記憶體位址表單 (memory address table) 方式)來存取記憶體 90中的記憶單元 106。請參閱圖三為圖二所示之內部資料移動控制電路 100存取記憶體 90所使用之記憶






五、發明說明 (6)

體位址表單的資料結構示意圖。記憶體位址表單107包含 有三個欄位,其中欄位 108a、108b、108n係用來紀錄實 體 記 憶 體 位 址 , 欄 位 110a、 110b、 110n則 紀 錄 一 旗 標 (flag),用來表示資料是否結束(end of file, EOF),以及欄位 112a、112b、112n係用來指出自欄位 108所储存之實體記憶體位址起需依序讀取的位元長度。 當一程式欲於記憶體90中進行資料的移動操作,該程式 利用電腦系統80之作業系統取得資料記錄於記憶體90中 相對應實體記憶體位址的資訊,並產生圖三所示之記憶 體位址表單 107,同時會將記憶體位址表單 107儲存於記 憶體 90中一預定記憶區塊中。然後,該程式便可輸出一 指令來啟動內部資料移動控制電路100來依據記憶體位址 表單 107以正確地擷取資料。因此,內部資料移動控制電 路 100可讀 取 欄 位 108a所 記 錄 之 記 憶 體 位 址 ADDRESSa, 然 後依據欄位 112a所記錄的位元長度 LENGTHa而自記憶體位 址 ADDRESSa起連續讀取複數個位元逐一寫入位址暫存器 102°此外,由於欄位110a所紀錄的旗標數值為"0",亦 即該資料尚未結束,因此內部資料移動控制電路100隨即 讀取欄位 108b所記錄之記憶體位址 ADDRESSb,並依據欄 位 112b所 記 錄 的 位 元 長 度 LENGTHb來 自 記 憶 體 位 址 ADDRESSb起連續讀取複數個位元,該複數個位元的個數 等於位元長度 LENGTHb, 同樣地,由於欄位 110b所紀錄的 旗標數值為 "0", 亦即該資料仍尚未結束,所以內部資料 移動控制電路100會依據記憶體位址表單107來不斷地讀





五、發明說明 (7)

取記憶體 90,直到內部資料移動控制電路 100依據欄位 108n所紀錄的記憶體位址 ADDRESSn以及欄位 112n所記錄的位元長度 LENGTHn來讀取複數個位元時,由於欄位 110n所記錄的旗標值為 "1",表示當內部資料移動控制電路 100讀出對應位元長度 LENGTHn之數量的位元時,資料已全部由內部資料移動控制電路 100所讀取。同樣地,當記憶體控制電路 98欲將資料寫入記憶體 90時,作業系統亦會產生如圖四所示之記憶體位址表單 107,用來紀錄寫入資料至記憶體 90所需之實體記憶體位址的資訊,因此內部資料移動控制電路 100便可依據另一記憶體位址表單 107所提供的記憶體位址資訊來將資料暫存器 104所記錄的資料寫入記憶體 90中相關記憶單元 106中。

若資料記錄於記憶體 90而對應複數個實體記憶體位址 106a且為非連續時,則需透過圖四所示之記憶體位址表 單 107來讀取資料,當然若移動到實體記憶體位址 106b為 非連續時,亦可透過記憶體位址表單 107來分別作寫入儲 存之動作。然而若資料記錄於記憶體 90而對應複數個實 體記憶體位址為連續時,作業系統僅需提供資料於記憶 體 90中的來源記憶體位址,資料的位元長度,以及資料 移動至記憶體 90之目標記憶體位址,內部資料移動控制 電路 100便可自來源記憶體位址起逐一讀取出對應位元長 度的資料,並依據目標記憶體位址與資料的位元長度 自目標記憶體位址起逐一寫入對應位元長度的資料,完





五、發明說明 (8)

成資料儲存的操作。當然上述目標記憶體位址可能不只一個,在此情況下會儲存於不同目標記憶體位址下,我們亦可利用記憶體位址表單107來做事當的控制。

請參閱圖四為本發明第二種電腦系統的示意圖。電腦系 統 120包 含 有 一 中 央 處 理 器 122, 一 北 橋 電 路 124, 一 南 橋 電路 126, 一 螢 幕 128, 一 記 憶 體 130, 一 輸 入 裝 置 132, 一硬碟 134。 北橋 電路 124設 置有一記憶 體控制電路 136以 及一顯示控制電路138,其中記憶體控制電路136包含有 一 資 料 清 除 模 組 140, 一 位 址 暫 存 器 142, 一 資 料 暫 存 器 144。本實施例中記憶體 130的記憶容量被劃分為一系統 記憶體 146以及一顯示記憶體 148,於系統記憶體 146與顯 示記憶體 148中均設置有以矩陣方式排列複數個記憶單元 150。由於顯示控制電路 138係整合於北橋電路 124中,所 以電腦系統 120係應用習知共用記憶體架構(unified memory architecture, UMA)來提供顯示記憶體 138運作 所需的顯示記憶體,亦即中央處理器 122與顯示控制電路 138共用記憶體 130來存取資料,換句話說,中央處理器 122係使用記憶體 130中的系統記憶體 146,而顯示控制電 路 138則 使 用 記 憶 體 130中 的 顯 示 記 憶 體 148。 圖 四 所 示 之 電腦系統 120與圖二所示之電腦系統 80中的同名元件具有 相同的功能,因此不再重複贅述。本實施例中,記憶體 控制電路136中的內部資料移動控制電路140與第二圖中 之內部資料移動控制電路100功用相同,因此當資料清除





五、發明說明 (9)

模組 140被啟動來控制資料清除的操作時,中央處理器 122便不需耗費時間來重複地產生邏輯值至資料暫存器 144,因此可更有效率地處理其他程式而產生較佳的效能,也不會在傳輸邏輯值下佔用中央處理器 122與北橋電路 124之間匯流排的有限頻寬。

當然本實施例的內部資料移動控制電路 140亦可應用,複數個實體記憶體位址係為非連續時,內部資料移動控制電路透過圖三所示之記憶體位址表單 107來進行資料的讀取與寫入;若複數個實體記憶體位址係為連續時,僅需提供資料儲存於記憶體 130中的來源記憶體位址,資料的位元長度,以及資料移動至記憶體 130之目標記憶體位址等資訊予內部資料移動控制電路 140即可,其運作與上述相同在此不再重複說明。

本實施例中,資料清除模組140亦可用來清除顯示記憶體148中的記憶單元150,其操作敘述如下。已知顯示控制電路138係使用顯示記憶體148來儲存2D圖形運算及3D圖形運算的運算資料,一般而言,顯示記憶體會配置兩記憶區塊,其中一記憶區塊係用來作為畫面緩衝器(imagebuffer),而另一記憶區塊則用來作為深度緩衝器(Zbuffer),其中該畫面緩衝器係用來儲存對應螢幕128上每一像素的顯示資料(例如灰階值),而該深度緩衝器則是用來紀錄每一像素之顯示資料的相對應深度值。當





五、發明說明 (10)


顯示控制電路 138讀取該畫面緩衝器所儲存之顯示資料來驅動螢幕 128顯示一輸出畫面後,於顯示控制電路 138欲進行下一輸出畫面的顯示資料計算前,顯示控制電路 138會先對該畫面緩衝器與該深度緩衝器進行資料清除的操作。當中央處理器 122並輸入一次的邏輯值 "1"覆寫或以邏輯值 "0"到資料清除模組 140,並將對應畫面緩衝器與深度緩衝器之記憶體位址會傳輸至位址暫存器 142,同時資料清除模組 140開始重複輸出一預定邏輯值

("1"或"0")至資料暫存器 144,然後資料清除模組 140便可依據位址暫存器 142所記錄之記憶體位址將資料暫存器 144中所記錄的預定邏輯值覆寫該畫面緩衝器與該深度緩衝器之記憶單元 150的儲存資料。

由於資料清除電路 140可控制顯示記憶體 148的資料清除操作,不需中央處理器 122干預顯示記憶體 148的資料清除操作。,因此,中央處理器 122便可更有效率地處理其他程式而產生較佳的效能中央處理器 122與北橋電路 124之間匯流排的有限頻寬也不會過度被佔用,而使電腦系統 120具有較佳的效能。


以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明

圖式之簡單說明



圖二為本發明第一種電腦系統的示意圖。

圖三為圖二所示之資料清除模組存取記憶體所使用之記

憶體位址表單的資料結構示意圖。

圖四為本發明第二種電腦系統的示意圖。

圖式之符號說明

10、80、120 電腦系統 12、82、122 中央處理器

14、84、124 北橋電路 16、86、126 南橋電路

18、88、138 顯示控制電路 19、96、128 螢幕

20、90、130 記憶體 22、94、134 硬碟

24、92、132 輸入裝置 26、106、150 記憶單元

30、98、136 記憶體控制電路

32、102、142 位址暫存器

34、104、144 資料暫存器 146 系統記憶體

148 顯示記憶體 100、140 資料清除模組



六、申請專利範圍

1. 一種記憶體之資料清除方法,使用於一電腦系統,該電腦系統更包含有一處理器;以及一記憶體控制電路,電連接於該處理器與該記憶體之間,用來控制該記憶體之資料存取,該記憶體資料清除方法包含有:

將處理器產生一預定邏輯值,傳送到該記憶體控制 電路;以及

由該記憶體控制電路將該預定邏輯值,反覆寫入該記憶體之複數個記憶單元所記錄資料。

- 2. 如申請專利範圍第 1項所述之記憶體之資料清除方法,其中該些記憶體單元位址為連續,則該些對應資料送到該記憶體控制電路,係將該些對應資料之一來源記憶體位址與一位元長度送到該記憶體控制電路。
- 3. 如申請專利範圍第 1項所述之記憶體之資料清除方法,其中該些記憶體單元位址為不連續,則提供一第一記憶體位址表單,給該記憶體控制電路,用以接收該些對應資料。
- 4. 如申請專利範圍第 3項所述之記憶體之資料清除方法,其中該第一記憶體位址表單包括複數個欄位,每一欄位具有一實體記憶體位址、一位元長度以及一旗標,分別紀錄該些第一記憶體位址之起始位址、位址之位元長度以及該些對應資料是否結束。



六、申請專利範圍

- 5. 如申請專利範圍第1項所述之記憶體之資料清除方法,其中該預定邏輯值係為邏輯"0"或邏輯"1"二者擇
- 6. 一種電腦系統,包含:
- 一處理器,用來控制該電腦系統之運作;
- 一記憶體,具有複數個記憶單元,分別儲存一資料;以及
- 一記憶體控制電路,電連接於該處理器與該記憶體之間,該記憶體控制電路包含有:
- 一位址暫存器,用來儲存對應該複數個記憶單元之複數個記憶體位址;
- 一資料暫存器;以及
- 一資料清除模組,將處理器所傳送之一預定邏輯值送至該資料暫存器,使該預定邏輯值逐一覆寫該些記憶單元 所記錄資料。
- 7. 如申請專利範圍第6項所述之電腦系統,其中該些記憶單元位址係為連續,該資料清除模組會依據對應該資料之一來源記憶體位址與該預定資料之位元長度,產生該複數個記憶體位址至該位址暫存器,並依據該些記憶體位址將該預定邏輯值寫入該些記憶單元。



六、申請專利範圍

- 8. 如申請專利範圍第 6項所述之電腦系統,其中該些複數個記憶單元位址係為不連續,該資料清除模組會使用一記憶體位址表單產生該複數個記憶體位址至該位址暫存器,並依據該些記憶體位址將該預定邏輯值寫入該些記憶單元。
- 9. 如申請專利範圍第8項所述之電腦系統,其中該記憶體位址表單係由該電腦系統之作業系統產生。
- 10. 如申請專利範圍第6項所述之電腦系統,其中該記憶體控制電路係設置於一北橋電路中。
- 11. 如申請專利範圍第 10項所述之電腦系統,其中該北橋電路另包含有一顯示控制電路,用來產生影像訊號驅動該電腦系統之顯示裝置。
- 12. 如申請專利範圍第 11項所述之電腦系統,其中該記憶體包含有一顯示記憶體,用來暫存該顯示控制電路之運算資料,以及一系統記憶體,用來暫存該處理器之運算資料。
- 13. 如申請專利範圍第 12項所述之電腦系統,其中該複數個記憶單元係位於該顯示記憶體或該系統記憶體中。



